Rambus сделала и протестировала прототип буферной микросхемы для будущих модулей памяти DDR5. Он необходим, чтобы обеспечить скорости, предполагаемые новым стандартам.
JEDEC планирует утвердить спецификации DDR5 до середины 2018 года. Память будет поддерживать скорость передачи данных до 51,2 Гбайт/с, что в два раза больше, чем у DDR4. Новая версия будет иметь питание 1,1 В.
Также стандарт предполагает, что регулировка питания чипов памяти будет устанавливаться не на материнской плате, а на самом модуле, для чего и нужны буферные чипсеты.
DDR5 будет выходить одновременно с интерфейсом NVMDIMM-p, который позволит сочетать динамическую и статическую память. Intel уже планирует выпуск модулей DIMM с технологией 3D XPoint.
